チップレット実装技術加速

半導体製造の後工程領域で材料の商機が拡大している。人工知能（ＡＩ）市場の活況を背景に、複数の半導体を一つのチップのように扱う「チップレット」など川下で新たな実装技術の実用化が加速。後工程技術が複雑化する一方、材料需要を押し上げるとの期待が広がる。化学メーカーは前工程材料で培った技術を後工程向けに応用するなど領域を跨（また）いだ技術提案を強化しており、シェア獲得につながるかが注目される。（大川諒介）

半導体製造では近年、回路微細化によらずに半導体の性能向上が実現できるとして、後工程の実装技術が注目される。ＡＩ向けなどの最先端半導体では、単一チップに集積していた回路を複数チップに個片化、相互接続し高性能化を図る「チップレット」技術が用いられる。同技術はシリコンや有機基板などのインターポーザー（中継部材）を介して複数チップと配線基板を接続する点が大きな特徴だ。

シリコンウエハー大手ＳＵＭＣＯは「中継部材に高性能なシリコン基板が求められる上、大面積化に伴いウエハー消費量が従来技術と比べて２倍以上になる」（橋本真幸会長兼最高経営責任者〈ＣＥＯ〉）と予測する。複数チップで構成するためパッケージが大型化し材料使用量の増加が見込めるほか、従来とは異なる実装工程のため材料も新たな機能が要求される。

富士フイルムはこのほど、後工程向けに特化した半導体研磨材料（ＣＭＰスラリー）の量産を始めた。ＣＭＰスラリーは硬さの異なる配線や絶縁膜が存在する半導体表面を均一にする研磨剤。新材料は主に半導体チップと配線基板の間をつなぐ「再配線層」を平坦化するのに使われる。同社は銅配線向けのＣＭＰスラリーでトップシェアを握り、前工程向け製品の技術を応用して開発した。

配線ピッチの狭小化への対応やチップを積層する際に平坦化が求められることなどから、半導体製造におけるＣＭＰ工程数は今後増加が予想される。足元は開発用途が中心とみるが、次世代実装技術の普及を見据えた需要の取り込みを狙う。

ＪＳＲは再配線層などに用いるポリイミド（ＰＩ）系の感光性絶縁材料を開発し、数年後の市場投入を目指す。現在はフェノール系など他組成の同材料を手がけ、ラインアップを拡充する。感光性絶縁材料は信頼性が重視される上、高解像度や反り抑制などさまざまな特性が求められる。ＪＳＲは同材料のほかレジストをはじめとする複数の実装材料を手がけており、多様化する後工程領域の要求にトータルで応える。

ＡＩ半導体の需要増を背景に、半導体大手は後工程の強化に乗り出している。台湾積体電路製造（ＴＳＭＣ）は先端パッケージングの生産能力を２４年末に２３年比で倍増させる計画を表明。韓国サムスン電子も横浜に拠点新設を表明するなど後工程の研究開発体制を強化している。

日系サプライヤーの幹部は「チップレットや３次元（３Ｄ）積層などの次世代技術は非常に高難度で製造委託先が限られる」とし、「半導体メーカーが後工程を内製化しようとする動きが当面続くのでは」と商流の変化を予想する。メーカーの動向次第では取引拡大や参入を狙うサプライヤーにとって、後工程領域は新たなチャンスを生みそうだ。