東北大学の本間尚文教授と上野嶺助教らは、ＡＳＩＣ（特定用途向けＩＣ）などの半導体チップに挿入された不正機能を漏れなく検出する技術を開発した。半導体回路を数学的に表現し、設計仕様と実際のＩＣチップが同一か判定する。計算結果を変える機能が忍び込んでいれば数学表現に変化があるため、一致すれば仕様通りであると保証できる。

ＩＣの設計段階で、製造する前に仕様通りかどうか確認する場面を想定する。ＩＣの入出力から数学的なグラフ構造を作成する。グレブナー基底という数学的手法を用いると唯一の構造が求まる。

設計仕様の入出力から求めたグラフ構造と実際のグラフ構造が一致すれば演算結果を変える不正機能はないことになる。検証時間が２００分の１に短縮され実用的な手法になった。不正機能の動作条件も特定できる。

従来は一部の入出力を確かめるに留まっていた。

不正機能は稀な入力パターンで起動するため検出が難しい。