ソニーがメモリー一体の画像センサーを確立。機器の高性能化に貢献

  • 0
  • 22
積層チップの断面。(左)上からCMOSイメージセンサー、ロジック回路、最下段にSTT−MRAMが積層されている(右)MRAMのMTJの断面(ソニーセミコンダクタソリューションズ提供)

ソニーグループはイメージセンサーのチップ上にメモリーを積層する技術を確立した。センサーとロジック回路、メモリーを積層すると撮像からデータ処理、記録まで実現する。ワンチップでコンピューターとして機能するようになり、機器の高性能化や低価格化、小型化につながる見通しだ。

ソニーセミコンダクタソリューションズ(神奈川県厚木市)の岡幹生デバイスエンジニアらが、相補型金属酸化膜半導体(CMOS)イメージセンサーに積層できるスピン注入型磁気抵抗メモリー(STT―MRAM)を開発した。素子の太さを少し変えるだけで短時間データを蓄えるバッファーや長期間データを保存するメモリーとして使える。

同社ではCMOSイメージセンサーの下にロジック回路を、その下にMRAMを積層する構造を実現した。MRAMのコバルト鉄ボロンの垂直磁気トンネル接合(pMTJ)を工夫した。

MRAMは26ナノ秒(ナノは10億分の1)のパルス電流で書き込める。耐久性試験では105度Cで100億回の書き込みに耐え、85度Cでも1秒間データを保持できるという。

pMTJの太さを1・15倍に太くするとデータの保持時間が2億倍長くなる。85度Cで7秒間データを保持できるpMTJと45年間保持できるpMTJを簡単に作り分けられる。イメージセンサーのデータを一時的に蓄えるバッファーとデータを長期間保存するメモリーを混載できる。

同社はセンサー素子と演算素子の融合を進めてきた。ここにメモリーを加えると、イメージセンサーのチップが単体でさまざまな情報処理をするようになる。詳細は13日からオンラインで開かれる半導体技術と回路の国際会議「VLSIシンポジウム」発表する。

日刊工業新聞2021年6月2日

関連する記事はこちら

特集