理化学研究所量子コンピュータ研究センターは、２０２４年度に１４４量子ビットの量子コンピューターを開発する。６４量子ビットの国産初号機と比較すると２倍以上の量子ビット数になる。量子ビットの操作精度などを向上させて計算の“質”を向上させる。産業界などと連携し、量子コンピューターの実用化を推進する。理研の超電導方式の技術を応用して富士通が実用化した２号機と、大阪大学で稼働した３号機に続いて４番目になる。

量子計算機は実用化に向け、計算エラーを気にせずに使える「誤り耐性」が求められている。実現には１００万量子ビットが必要とされるが、質を高めると必要な量子ビット数をケタで削減できる。

理研では２―３％あった読み出しエラー率を１・２％まで低減できた。単量子ビットでの実験では０・３％まで低減できており、量子ビットの集積チップに実装して技術を確立する。誤り耐性に必要な読み出しエラー率は１％弱とされており、大きな前進といえる。量子ゲート操作なども含めて計算の質を高めていく。

先行する米ＩＢＭは２８年まではエラー抑制、２９年にエラー訂正の量子コンピューターを発表する計画。誤り耐性の実現には時間がかかる。１２月に１１２１量子ビットのプロセッサーを発表したが主力機は１３３量子ビットだ。エラー訂正などの質向上に力を入れると表明した。量子ビットの量から質へと焦点が移り、実際に計算した結果で評価されるようになってきている。