線幅5ナノメートルの半導体製造プロセスにめど、IBM・サムスンなど

現行の10ナノチップに比べ、40%の性能向上と75%の省電力期待

 米IBM、半導体受託製造大手の米グローバルファウンドリーズ(GF)、韓国・サムスン電子などで構成される研究コンソーシアムは、線幅5ナノメートル(ナノは10億分の1)の半導体チップを可能にする業界初の製造プロセスを開発した。線幅10ナノメートルの現行チップの次々世代の半導体で、実用化されれば10ナノチップに比べ、40%の性能向上と75%の省電力化が見込めるという。京都で開催中の半導体技術と回路に関する国際会議「VLSIシンポジウム」で5日発表した。

 同コンソーシアムが線幅7ナノメートルのテストチップまで採用してきたフィン型の電界効果トランジスタ(FinFET=フィンフェット)構造に代わり、IBMが10年以上かけて研究してきたナノシート半導体の技術を採用。7ナノと同じように極端紫外線(EUV)のリソグラフィーを使いつつ、ナノメートルの厚みのシリコンシートにトランジスタを作り込み、それらを積層して高密度の集積回路を製造する手法にめどをつけた。

 開発中の7ナノチップでは爪先ほどの面積に200億個のトランジスタを詰め込むことができるのに対し、今回の5ナノの技術では同じ面積に300億個のトランジスタが入るという。人工知能(AI)やIoT(モノのインターネット)、クラウド上のビッグデータ処理向けの半導体などに役立てられ、モバイル機器に応用すれば、現在のデバイスに比べて電池が2-3倍長く持たせられるとしている。

 一方、コンソーシアムメンバーのサムスンは2月、3次元構造のフィンフェットで線幅10ナノメートルのプロセス技術を採用した独自マイクロプロセッサーを発表。同社が4月に発売した「ギャラクシーS8」に搭載した。また、GFでは2018年に7ナノチップの量産に入るという。

2017年6月6日付日刊工業新聞電子版
米IBMのニュースリリース

藤元 正

藤元 正
06月08日
この記事のファシリテーター

フィンフェットに代わってシリコンナノシートという新技術を使い、線幅5ナノのトランジスタ作製を可能にしているわけですが、もう一つの肝はEUVリソグラフィーという従来設備を使っていること。従来設備を使いながらの「ポストフィンフェット」対応は、それだけ実用性が高いと言えるのではないでしょうか。

この記事にコメントする

  

ファシリテーター紹介

記者・ファシリテーターへのメッセージ

この記事に関するご意見、ご感想
情報などをお寄せください。